· 나노 공정의 한계를 뛰어넘어 반도체 성능 확장을 지속
· 며칠이 아닌 일주일간 충전 없이도 사용할 수 있는 핸드폰 배터리
· 암호화폐 채굴 및 데이터 암호화 등 높은 전력을 필요로 하는 작업의 전력 사용량 및 탄소 배출량 절감
· 전력 소비량이 낮은 사물인터넷(IoT) 및 에지 기기를 지속해서 확대해 해양 부표, 자율주행차, 우주선 등 보다 다양한 환경에서 이러한 기기를 운용할 수 있도록 지원 무케시 카레(Mukesh Khare), IBM 리서치 하이브리드 클라우드 및 시스템 담당 부사장은 “15일 발표한 기술은 기존의 관습에 도전하며, 일상과 비즈니스를 개선하고 환경에 미치는 영향을 줄이는 새로운 혁신을 제공하며 세상을 발전시키는 방법에 대해 재고하는 것을 의미한다”며 “현재 반도체 업계가 여러 부문에서 어려움을 겪고 있는 상황에서도 IBM과 삼성은 반도체 설계 부문에서의 혁신은 물론, 하드 테크를 추구해 나가는 데 함께 노력하고 있다는 것을 보여주고 있다”고 말했다. 반도체 회로 내 집적되는 트랜지스터의 수가 2년마다 두 배씩 증가한다는 무어의 법칙은 현재 빠른 속도로 한계에 직면하고 있다. 간단히 말해서 점점 더 많은 트랜지스터가 한정된 면적에 포함돼야 함에 따라, 물리적인 면적 자체가 부족해지고 있다. 기존의 트랜지스터는 반도체 표면에 수평으로 배치해 전류가 측면 또는 좌우로 흐를 수 있게 설계됐다. IBM과 삼성전자는 새로운 VTFET (Vertical Transport Field Effect Transistors) 기술을 통해 칩 표면에 수직으로 트랜지스터를 쌓아 수직 또는 상하로 전류를 흐르게 하는 데 성공했다. VTFET 공정은 칩 설계자들이 한정된 면적에 더 많은 트랜지스터를 집적할 수 있게 하며, 무어의 법칙이 가진 한계를 극복하고 성능을 높이는데 많은 장벽을 해결한다. 아울러 트랜지스터의 접점을 개선해 전류 낭비를 줄이는 동시에 더 많은 전류가 흐를 수 있게 지원한다. 전반적으로 새로운 공정 기술은 기존 핀펫(finFET) 공정 칩 대비 2배 높은 성능 또는 전력 사용량을 85% 절감할 수 있다. 최근 IBM은 손톱만 한 크기의 공간에 500억 개의 트랜지스터를 집적할 수 있는 2나노미터(nm) 노드 기반 혁신 기술을 선보인 바 있다. VTFET 기술은 완전히 새로운 차원에 초점을 맞추고 있으며, 무어의 법칙을 지속할 방법을 제시한다. ◇IBM, 5nm 칩 제작을 위해 삼성 선택 올바니 나노테크 연구단지에서 개발된 혁신적인 기술 중 많은 부분이 상업화로 이어졌다. IBM은 15일 삼성이 5나노 노드에 기반한 IBM 칩을 생산할 것이라고 밝혔다. 이렇게 생산된 칩은 IBM의 자체 서버 플랫폼에서 활용될 것으로 예상된다. 2018년 삼성이 IBM의 7nm 칩을 제조할 것이라고 발표한 이후, 해당 칩은 올해 초 IBM 파워10 서버 제품군에 탑재됐다. 아울러 올해 초 공개된 IBM 텔럼 프로세서(IBM Telum Processor) 또한 IBM의 설계를 기반으로 삼성이 제조한 제품이다. IBM이 그동안 이뤄온 반도체 혁신에는 △7나노 및 5나노 공정 기술 △하이케이 메탈 게이트(HKMG) 기술 △채널 SiGe 트랜지스터 △단일 셀(Cell) DRAM △데나드 스케일링 법칙(Dennard Scaling Law) △화학적으로 증폭된 감광액 △구리 상호 연결 배선 △실리콘-온-절연체 기술 △멀티 코어 마이크로프로세서 △임베디드 DRAM 및 3D 칩 스태킹 기술 등이 포함된다.
제품 리뷰를 원하는 분은 sun@thegear.kr 로 문의주세요.
저작권자 © 더기어(TheGEAR) 무단전재 및 재배포 금지
[리뷰전문 유튜브 채널 더기어TV]
저작권자 © 더기어(TheGEAR) 무단전재 및 재배포 금지
이 기사를 공유합니다
ABOUT AUTHOR
이명수 기자 leemsu88@sundog.kr